作者：
李伟尧
单位：
湘潭职业技术学院信息工程系
摘要：
在应用VHDL硬件描述语言设计比较器时，为了提高器件的运行速度，节省CPLD硬件资源，降低设计成本，提出了应用字比较方式设计比较器的方法，通过实例分析，对采用字比较与位比较设计方法设计的比较器进行了对比分析，说明了为什么比较器要采用字的比较方式，另外，本文还阐述了几种提高比较器效率的设计方法。
文章编号：
项目类别：
项目来源：
期刊论文
打印
